Auf kleinem Bauraum mit einer 10-Lagen Multilayer PCB wurde das Leiterplattendesign für großserientaugliche Prozesse ausgelegt, wobei die Signalintegrität durch Design und Kontrollmessungen sichergestellt wird. Leiterplattekosten wurden durch Einsparung von Pressvorgängen optimiert, die durch detaillieres Wissen über Fertigung und Layoutauslegung ermöglicht wurden. EMV Tests wurden mit dem ersten Prototypen bestanden.